Produkt Eegeschafte:
| TYPE | BESCHREIWEN |
| Kategorie | Integréiert Circuit (IC) Embedded - Mikrokontroller |
| Fabrikant beschwéiert | D'Geschicht vun NXP USA Inc. |
| Serie | MPC56xx Präis |
| Package | Schacht |
| Produit Status | op Lager |
| Kär Prozessor | e200z0h |
| Kernel Spezifizéierung | 32-bëssen eenzege Kär |
| Vitesse | 64MHz |
| Konnektivitéit | CANbus, I²C, LIN, SCI, SPI |
| Peripheriegeräter | DMA ， POR ， PWM ， WDT |
| Zuel vun I / O | 79 |
| Programm Späicherkapazitéit | 512KB (512K x 8) |
| Programm Erënnerung Typ | blitz |
| EEPROM Kapazitéit | 64k x8 |
| RAM Gréisst | 32k x8 |
| Spannung - Energieversuergung (Vcc/Vdd) | 3V ~ 5,5V |
| Daten Converter | A/D 28x10b |
| Oszilléierer Typ | intern |
| Operatioun Temperatur | -40°C ~ 85°C (TA) |
| Installatioun Typ | Uewerfläch Mount Typ |
| Package / Uschloss | 100-LQFP |
| Fournisseur Apparat Verpakung | 100-LQFP (14x14) |
| Basis Produit Zuel | SPC5604 |
Ëmwelt an Export Klassifikatioun:
| ATRIBUTES | BESCHREIWEN |
| RoHS Status | Kompatibel mat ROHS3 Spezifizéierung |
| Moisture Sensitivity Level (MSL) | 3 (168 Stonnen) |
| REACH Status | Net-REACH Produkter |
| FLUTTEN | 3A991A2 |
| HTSUS | 8542.31.0001 |
Eegeschaften:
• Eenzel Ausgab, 32-Bit CPU Kärkomplex (e200z0)
- Kompatibel mat der Power Architecture® embedded
Kategorie
- Ëmfaasst eng Instruktiounsset Verbesserung erlaabt
Variabel Längt Kodéierung (VLE) fir Code Gréisst Foussofdrock
Reduktioun.Mat der optionaler Kodéierung vu gemëschte 16-Bit
an 32-bëssen Uweisungen, ass et méiglech ze erreechen
bedeitend Code Gréisst Foussofdrock Reduktioun.
• Bis zu 512 KB op-Chip Code Flash mat der Flash ënnerstëtzt
Controller an ECC
• 64 (4 × 16) KB op-Chip Daten Flash Erënnerung mat ECC
• Bis zu 48 KB on-Chip SRAM mat ECC
• Erënnerung Schutz Eenheet (MPU) mat 8 Regioun Descriptoren
an 32-Byte Regioun granularity
• Interrupt Controller (INTC) mat 148 Ënnerbriechungsvektoren,
dorënner 16 externen Ënnerbriechung Quellen an 18 externen
Ënnerbriechung / erwecht Quellen
• Frequenzmoduléiert Phase-gespaarten Loop (FMPLL)
• Crossbar schalt Architektur fir concurrent Zougang zu
Peripheriegeräter, Flash Memory oder RAM vu Multiple Bus
Meeschter
• Boot Hëllef Modul (BAM) ënnerstëtzt intern Flash
Programméiere iwwer e Serial Link (CAN oder SCI)
• Timer ënnerstëtzt Input / Wasserstoff Channels déi eng Rei vun
16-Bit Input Capture, Output vergläichen, a Puls Breet
Modulatiounsfunktiounen (eMIOS-lite)
• 10-Bit Analog-zu-Digital Konverter (ADC)
• 3 Serien Randerscheinung Interface (DSPI) Moduler
• Bis zu 4 Serien Kommunikatioun Interface (LINFlex)
Moduler
• Bis zu 6 verstäerkte voll CAN (FlexCAN) Moduler mat
konfiguréierbar Puffer
• 1 inter IC Kommunikatioun Interface (I2C) Modul
• Bis zu 123 konfiguréierbar allgemeng Zweck Pins ënnerstëtzen
Input an Output Operatiounen (Package ofhängeg)
• Real Time Counter (RTC) mat Auer Quell vun 128 kHz
oder 16 MHz intern RC Oszilléierer ënnerstëtzt autonom
Wakeup mat 1 ms Resolutioun mat maximalen Timeout vun 2
Sekonnen
• Bis zu 6 periodesch Ënnerbriechungstimer (PIT) mat 32-Bit Konter
Resolutioun
• 1 System Modul Timer (STM)
• Nexus Entwécklung Interface (NDI) pro IEEE-ISTO
5001-2003 Class Two Plus Standard
• Apparat / Bord Grenz Scan Testen ënnerstëtzt mat pro
Joint Test Action Group (JTAG) vun IEEE (IEEE 1149.1)
• On-Chip Volt regulator (VREG) fir Regulatioun vun
Input Versuergung fir all intern Niveauen.
